This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-260389

(43)Date of publication of application: 03.10.1997

(51)Int.CI.

H01L 21/321

H01L 21/60

(21)Application number: 09-007669

(71)Applicant:

TOSHIBA MICROELECTRON CORP

TOSHIBA CORP

(22)Date of filing:

20.01.1997

(72)Inventor:

OKADA TAKASHI

HIRUTA YOICHI TAZAWA HIROSHI DOI KAZUHIDE HIRANO NAOHIKO TAKUBO TOMOAKI HOSOMI HIDEKAZU SHIBAZAKI YASUSHI

(30)Priority

Priority number: 08 6659

Priority date: 18.01.1996


Priority country: JP

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device and its manufacturing method, capable of reducing the cost of the flip chip connection between a bare chip and a wiring board, and capable of preventing the misconnection between the chip and the wiring board.

SOLUTION: A first insulating film 13 is formed on an integrated circuit chip 11 where an I/O pad 12 has been formed, and a first opening 13A is formed above the I/O pad 12. On this first insulating film 13, a conductive layer 14 to be connected electrically with the I/O pad 12 through the first opening 13A, and a barrier metal layer 16 are lamination-formed. The conductive layer 14 and the barrier metal 16 are patterned with the same mask. On the whole surface a second insulating film 15 is formed, and a second opening 15A is formed at a position different from the first opening 13A. And a solder bump 17 or metal pad is formed on the barrier metal layer 16 inside the second opening 15A. And the position of the solder bump 17 or metal pad is regulated by the second opening 15A.



LEGAL STATUS

[Date of request for examination]

08.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3323091

[Date of registration]

28.06.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-260389

(43)公開日 平成9年(1997)10月3日

(51) Int.CL*		識別紀号	庁内整理番号	ΡI			技術表示箇所
H01L	21/321			H01L	21/92	602N	
	21/60	311			21/60	311S	
					21/92	602J	

審査請求 未請求 請求項の数4 OL (全 10 頁)


		· 	· · · · · · · · · · · · · · · · · · ·
(21)出願番号	特顯平 9-7669	(71)出顧人	000221199
			東芝マイクロエレクトロニクス株式会社
(22)出廣日	平成9年(1997)1月20日		神奈川県川崎市川崎区駅前本町25番地1
		(71) 出頭人	000003078
(31)優先権主張番号	特膜平8-6659		株式会社東芝
(32) 優先日	平8 (1996) 1月18日	İ	神奈川県川崎市幸区堀川町72番地
(33)優先權主張国	日本(JP)	(72)発明者	岡田 騰
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(72)発明者	蛭田 陽一
			神奈川県川崎市幸区小向東芝町1番地 株
			式会社東芝研究開発センター内
		(74)代理人	弁理士 鈴江 武彦 (外6名)
			最終頁に続く

(54) 【発明の名称】 半導体集積回路装置及びその製造方法

(57)【要約】

【課題】ベアチップと配線基板とのフリップチップ接続 を低コスト化でき、チップと配線基板との接続不良を防止できる半導体集積回路装置及びその製造方法を提供することを目的とする。

【解決手段】I/Oパッド12が形成された集積回路チップ11上に第1の絶縁膜13を形成し、I/Oパッド上に第1の開口部13Aを形成する。この第1の絶縁膜上に、第1の開口部を介してI/Oパッドと電気的に接続される導電層14とパリアメタル層16を積層形成する。導電層とパリアメタル層は、同一のマスクでパターニングする。全面に第2の絶縁膜15を形成し、第1の開口部と異なる位置に第2の開口部15Aを形成する。そして、第2の開口部内の上記パリアメタル層16上に、ハンダバンプ17または金属パッドを形成することを特徴とする。ハンダバンプ17または金属パッドの位置は、上記第2の開口部で規定する。



【特許請求の範囲】

【請求項1】 集積回路チップと、この集積回路チップ 上に形成されたI/Oパッドと、上記集積回路チップ上 及び上記 I / Oパッド上に形成され、上記 I / Oパッド 上に第1の開口部を有する第1の絶縁膜と、上記第1の 絶縁膜上に形成され、上記第1の開口部を介して上記 [/Oパッドと電気的に接続される導電層と、この導電層 上に形成され、上記導電層と同じパターンを有するハン ダボール位置規定金属層またはバリアメタル層と、上記 ハンダボール位置規定金属層またはバリアメタル層上及 10 び上記第1の絶縁膜上に形成され、上記ハンダボール位 置規定金属層またはバリアメタル層上の上記第1の開口 部と異なる位置に第2の開口部を有する第2の絶縁膜 と、上記第2の開口部内の上記ハンダボール位置規定金 **属層またはバリアメタル層上に形成されたハンダバンプ** または金属パッドとを具備し、上記ハンダバンプまたは 金属パッドの位置を上記第2の開口部で規定することを 特徴とする半導体集積回路装置。

【請求項2】 集積回路チップと、この集積回路チップ 上に形成された I / Oパッドと、上記集積回路チップ上 20 及び上記 I / Oパッド上に形成され、上記 I / Oパッド 上に第1の開口部を有する第1の絶縁膜と、上記第1の 絶縁膜上に形成され、上記第1の開口部を介して上記 [/Oパッドと電気的に接続される導電層と、この導電層 上に形成され、上記導電層と同じパターンを有するハン ダボール位置規定金属層またはバリアメタル層と、上記 ハンダボール位置規定金属層またはバリアメタル層上に 形成され、上記導電層及びハンダボール位置規定金属層 またはバリアメタル層と同じパターンを有し、上記ハン ダボール位置規定金属層またはバリアメタル層上の上記 30 第1の開口部と異なる位置に第2の開口部を備えた第2 の絶縁膜と、上記第2の開口部内の上記ハンダボール位 置規定金属層またはバリアメタル層上に形成されたハン ダバンプまたは金属パッドとを具備し、上記ハンダバン プまたは金属パッドの位置を上記第2の開口部で規定す ることを特徴とする半導体集積回路装置。

【韵求項3】 集積回路チップを形成する工程と、この 集積回路チップ上にI/Oパッドを形成する工程と、上 記集積回路チップ上及び上記I/Oパッド上に第1の絶 緑膜を形成する工程と、上記第1の絶縁膜における上記 40 I/Oパッド上に第1の開口部を形成する工程と、上記 第1の絶縁膜上及び上記開口部内に導電層を形成する工程と、上記 望居上にハンダボール位置規定金瓜屑また はバリアメタル層を形成する工程と、上記ハンダボール 位置規定金風層またはバリアメタル層と上記導電局を同 ーのマスクを用いてパターニングする工程と、上記ハン ダボール位置規定金属層またはバリアメタル層上及び上 記第1の絶縁膜上に第2の絶縁膜を形成する工程と、上 記第2の絶縁膜の上記第1の開口部と異なる位置に第2 たはバリアメタル層を露出させる工程と、上記第2の開口部内の上記ハンダボール位置規定金属層またはバリアメタル層上にハンダバンプまたは金属パッドを形成する工程とを具備することを特徴とする半導体集積回路装置の製造方法。

【請求項4】 集積回路チップを形成する工程と、この 集積回路チップ上に【/Oパッドを形成する工程と、上 記集積回路チップ上及び上記 I / Oパッド上に第1の絶 **縁膜を形成する工程と、上記第1の絶縁膜における上記** I/Oパッド上に第1の開口部を形成する工程と、上記 第1の絶縁膜上及び上記開口部内に導電層を形成する工 程と、上記導電層上にハンダボール位置規定金属層また はバリアメタル層を形成する工程と、上記ハンダポール 位置規定金属層またはバリアメタル層上に第2の絶縁膜 を形成する工程と、上記第2の絶縁膜、上記ハンダボー ル位置規定金属層またはバリアメタル層、及び上記導電 **層を同一のマスクを用いてパターニングする工程と、上** 記第2の絶縁膜の上記第1の開口部と異なる位置に第2 の開口部を形成し、上記ハンダボール位置規定金属層ま たはバリアメタル層を経出させる工程と、上記第2の開 口部内の上記ハンダボール位置規定金属層またはバリア メタル層上にハンダバンプまたは金属パッドを形成する 工程とを具備することを特徴とする半導体集積回路装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集積回路 装置を配線基板にバンプによって直接接続する、いわゆ るフリップチップ接続型の半導体集積回路装置及びその 製造方法に関する。

[0002]

【従来の技術】近年、半導体集積回路装置のI/O数の 増加や小型化傾向に対応するため、集積回路チップのI /Oパッドをベアチップのまま直接配線基板の対応する パッドと電気的に接続するフリップチップ接続による実 装方法が用いられている。フリップチップ接続法では、 まず、ベアチップの各I/Oパッド上にハンダの突起 (バンプ) を形成し、ベアチップを裏向きにして配線基 板上に配置して各ハンダバンプと配線基板の各パッドと を精度良く位置合わせする。そして、荷重を加えること でチップを配線基板に仮止めマウントする。しかる後、 ハンダバンプの融点より高い沮度雰囲気に晒してハンダ をリフローすることで、ハンダバンプとパッドどうしを それぞれ直接接続する。この方法により、I/Oパッド の数を増加させたり、各I/Oパッド間のピッチを微細 化することができる。また、集積回路チップと配線基板 間の接続距離が短くなるため、実装状態において集和回 路の高速動作が可能になる。

記第2の絶縁膜の上記第1の開口部と異なる位置に第2 【0003】上記フリップチップ接続法を採用するにあの開口部を形成し、上記ハンダボール位置規定金属層ま 50 たっては、半導体集積回路装置の I/Oパッドのピッチ

3

が微細(150μm以下)であるため、配線基板側のパッドを集積回路チップのパッドと同じピッチで十分精度 良く形成する必要がある。しかしながら、配線基板側の パッドを高精度に形成することは難しく、たとえこのような高精度のパッドを有する配線基板を作成することが 可能であったとしても、配線基板のコストが大幅に上昇 する。しかも、微細なパッドピッチのために、隣接する パッド間のバンプがショートする危険性も増大する。

【0004】この問題に対処するために、集積回路チップの上層に配線を追加し、集積回路チップの元のI/O 10パッドと新たに設けたI/Oパッドとを1対1で配線接続することによって、元来の集積回路チップのI/Oパッドとは別の位置に、フリップチップ接続のためのI/Oパッド(ハンダバンプ)を再配置して設ける方法が提案されている。

【0005】図17は、I/Oパッドを再配置した従来のフリップチップ接続型の半導体集積回路装置のI/Oパッド近傍の構造を抽出して示す断面図である。集積回路チップ1上のI/Oパッド2とパッシベーション膜3の上に、導電層4、絶縁膜5、ハンダボール位置規定金 20 属層(BLM)あるいはパリアメタル層6、及びハンダバンプ7等が積層形成されている。I/Oパッド2は、上記導電層4と上記パリアメタル層6を介してハンダバンプ7と1対1で配線接続される。

【0006】しかしながら、このような構成を採用したフリップチップ接続型の半導体集積回路装置は、導電層4、絶縁膜5、バリアメタル層6及びハンダバンプ7をそれぞれ別々に形成する工程が必要であり、製造コストが上昇するという問題がある。また、ハンダバンプ7を電解メッキで形成する場合には、バリアメタル層6を絶縁膜5上の全面に形成してメッキ電極として使用し、しかる後にハンダバンプ7の下部以外に露出したバリアメタル層6をエッチングして除去するという方法がしばしば用いられる。この際、バリアメタル層6だけでなくハンダバンプ7の表面もエッチングされて接続に支障をきたしたり、バリアメタル層6のハンダバンプ7下の領域がサイドエッチングされてハンダバンプ7とバリアメタル層6との接続の信頼性が低下するという問題が生じる。

[0007]

【発明が解決しようとする課題】上記のように従来のフリップチップ接続型の半導体集積回路装置及びその製造方法では、製造工程の増加により製造コストが上昇したり、ハンダバンプの下部以外に露出したバリアメタル層をエッチングする際、ハンダバンプの表面がエッチングされたり、ハンダバンプ下のバリアメタル層がサイドエッチングされて信頼性が低下するという問題が生ずる。【0008】この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、ベアチップと配線基板とのフリップチップ接続を低コストで実現でき、

且つチップと配線基板との接続不良を防止できるフリップチップ接続型の半導体集積回路装置及びその製造方法 を提供することである。

[0009]

【課題を解決するための手段】この発明の請求項1に記 載した半導体集積回路装置は、集積回路チップと、この 集積回路チップ上に形成されたI/Oパッドと、上記集 積回路チップ上及び上記 I /Oパッド上に形成され、上 記I/Oパッド上に第1の開口部を有する第1の絶縁膜 と、上記第1の絶縁膜上に形成され、上記第1の開口部 を介して上記I/Oパッドと電気的に接続される導電層 と、この導電層上に形成され、上記導電層と同じパター ンを有するハンダボール位置規定金属層またはバリアメ タル層と、上記ハンダボール位置規定金属層またはバリ アメタル層上及び上記第1の絶縁膜上に形成され、上記 ハンダボール位置規定金属層またはバリアメタル層上の 上記第1の開口部と異なる位置に第2の開口部を有する 第2の絶縁膜と、上記第2の開口部内の上記ハンダボー ル位置規定金属層またはバリアメタル層上に形成された ハンダバンプまたは金属パッドとを具備し、上記ハンダ バンプまたは金属パッドの位置を上記第2の開口部で規 定することを特徴としている。

【0010】このような構成によれば、元来の集積回路チップのI/Oパッドとは別の位置に、フリップチップ接続のためのI/Oパッドを再配置して設けるので、接続パッドピッチを大きくして隣接パッド間のバンプのショートを防止するとともに、配線基板を低コスト化できる。また、ハンダバンプまたは金属パッドの位置をハンダボール位置規定金属層あるいはバリアメタルによって規定する代わりに、第2の絶縁膜に形成した第2の開口部によって規定するので、高精度に設定できる。

【0011】また、請求項2に記載したこの発明の半導 体集積回路装置は、集積回路チップと、この集積回路チ ップ上に形成されたI/Oパッドと、上記集積回路チッ プ上及び上記I/Oパッド上に形成され、上記I/Oパ ッド上に第1の開口部を有する第1の絶縁膜と、上記第 1の絶縁膜上に形成され、上記第1の開口部を介して上 記I/Oパッドと電気的に接続される導電層と、この導 電層上に形成され、上記導電層と同じパターンを有する 40 ハンダボール位置規定金属層またはバリアメタル層と、 上記ハンダボール位置規定金属層またはバリアメタル層 上に形成され、上記導電層及びハンダボール位置規定金 **属層またはバリアメタル層と同じパターンを有し、上記** ハンダボール位置規定金属層またはバリアメタル層上の 上記第1の開口部と異なる位置に第2の開口部を備えた 第2の絶縁膜と、上記第2の開口部内の上記ハンダボー ル位置規定金属層またはバリアメタル層上に形成された ハンダバンプまたは金属パッドとを具備し、上記ハンダ バンプまたは金属パッドの位置を上記第2の開口部で規 50 定することを特徴とする。

【0012】上記榕成によれば、元来の集積回路チップ のI/Oパッドとは別の位置に、フリップチップ接続の ためのI/Oパッドを再配置して設けるので、接続パッ ドピッチを大きくして隣接パッド間のバンプのショート を防止するとともに、配線基板を低コスト化できる。ま た、ハンダバンプまたは金属パッドの位置をハンダボー ル位置規定金属層あるいはバリアメタルによって規定す る代わりに、第2の絶縁膜に形成した第2の開口部によ って規定するので、高精度に設定できる。

【0013】この発明の請求項3に記載した半導体集積 回路装置の製造方法は、集積回路チップを形成する工程 と、この集積回路チップ上にI/Oパッドを形成するエ 程と、上記集積回路チップ上及び上記 I / Oパッド上に 第1の絶縁膜を形成する工程と、上記第1の絶縁膜にお ける上記 I / Oパッド上に第1の開口部を形成する工程 と、上記第1の絶縁膜上及び上記開口部内に導電層を形 成する工程と、上記導電層上にハンダボール位置規定金 属層またはバリアメタル層を形成する工程と、上記ハン ダボール位置規定金属層またはバリアメタル層と上記導 電層を同一のマスクを用いてパターニングする工程と、 上記ハンダボール位置規定金属層またはバリアメタル層 上及び上記第1の絶縁膜上に第2の絶縁膜を形成する工 程と、上記第2の絶縁膜の上記第1の開口部と異なる位 置に第2の開口部を形成し、上記ハンダボール位置規定 金属層またはバリアメタル層を露出させる工程と、上記 第2の開口部内の上記ハンダボール位置規定金属層また はバリアメタル層上にハンダバンプまたは金属パッドを 形成する工程とを具備することを特徴としている。

【0014】このような製造方法によれば、ハンダボー ル位置規定金属層またはバリアメタル層と導電層を同一 のマスクを用いてパターニングするので、PEP工程を 削減して低コスト化できる。また、ハンダボール位置規 定金風層あるいはバリアメタル層をエッチングする際に は、ハンダバンプや金属パッドは形成されていないの で、これらがエッチングされて腐食することはなく、ハ ンダボール位置規定金属層あるいはバリアメタル層のハ ンダバンプ下あるいは金属パッド下の領域がサイドエッ チングされ、接続の信頼性が低下することもない。

【0015】更に、請求項4に記載したこの発明の半導 体集積回路装置は、集積回路チップを形成する工程と、 この集積回路チップ上に【/Oパッドを形成する工程 と、上記集積回路チップ上及び上記 I / Oパッド上に第 1の絶縁膜を形成する工程と、上記第1の絶縁膜におけ る上記 I /Oパッド上に第1の開口部を形成する工程 と、上記第1の絶縁膜上及び上記開口部内に導電層を形 成する工程と、上記導電層上にハンダボール位置規定金 瓜周またはパリアメタル周を形成する工程と、上記ハン ダポール位置規定金瓜周またはバリアメタル周上に第2 の絶縁膜を形成する工程と、上記第2の絶縁膜、ハンダ

導電層を同一のマスクを用いてパターニングする工程 と、上記第2の絶縁膜の上記第1の開口部と異なる位置 に第2の開口部を形成し、上記ハンダボール位置規定金 **属層またはバリアメタル層を露出させる工程と、上記第** 2の開口部内の上記ハンダボール位置規定金属層または バリアメタル層上にハンダバンプまたは金属パッドを形 成する工程とを具備することを特徴とする。

【0016】上記製造方法によれば、第2の絶縁膜、ハ ンダボール位置規定金属層またはバリアメタル層、及び 10 **導電層を同一のマスクを用いてパターニングするので、** PEP工程を削減して低コスト化できる。また、ハンダ ボール位置規定金属層あるいはバリアメタル層をエッチ ングする際には、ハンダバンプや金属パッドは形成され ていないので、これらがエッチングされて腐食すること はなく、ハンダボール位置規定金属層あるいはバリアメ タル層のハンダバンプ下あるいは金属パッド下の領域が サイドエッチングされ、接続の信頼性が低下することも ない。

[0017]

【発明の実施の形態】以下、この発明の実施の形態につ いて図面を参照して説明する。図1ないし図3はそれぞ れ、この発明の第1の実施の形態に係るフリップチップ 接続型の半導体集積回路装置について説明するためのも ので、図1は集積回路チップにおけるハンダバンプ形成 面側の平面図、図2は上記図1における一つのハンダバ ンプ部、引き出し配線部及びI/Oパッド部に着目し拡 大して示す平面図、図3は上記図2の4-4線に沿った 断面檘成図である。

【0018】図1に示す集積回路チップ11中には、各 種の半導体素子が形成されている。周辺部のハンダバン プ17は、集積回路チップ11の上層に形成された引き 出し用の配線21を介してI/Oパッド12と1対1に 接続され、元来の集積回路チップ11のI/Oパッドと は別の位置にフリップチップ接続のためのI/Oパッド (ハンダバンプ17) が再配置して設けられている。こ の周辺部のハンダバンプ17下の集積回路チップ11中 には、α線やα粒子の影響を受け易い回路、例えばDR AMのメモリセル部、及びフローティング状態のノード を有するロジック回路等のダイナミック型の回路が設け られている。中央部のハンダバンプ17は、内部回路の 電源端子や電源線に接続され、これらのハンダバンプ1 7を介して複数箇所から電源を与えることにより電源ノ イズを低減するようになっている。

【0019】各々のハンダバンブ部、引き出し配線部及 びI/Oパッド部は、図2及び図3に示す如く构成され ている。集積回路チップ11上には、厚さが0.8~1 μmのアルミニウム(Al)層やAl合金層等からなる I/Oパッド12が設けられている。上記集箱回路チッ プ11上及び1/〇パッド12上には、シリコン酸化膜 ポール位置規定金属層またはバリアメタル層、及び上記 50 またはシリコン窒化膜で形成された厚さが1~2μmの

11

パッシベーション膜13が形成され、このパッシベーシ ョン膜13の1/0パッド12上に対応する部分に開口 部13Aが形成されている。上記I/Oパッド12上及 びパッシベーション膜13上には、配線21が形成され ている。この配線21は、A1、A1合金及び銅(C u) の少なくともいずれか1つを含む材料で形成された。 厚さ1~2μmの導電層14と、クロム(Cr)、C u、ニッケル (Ni) 及びチタン (Ti) の少なくとも いずれか1つを含む材料で形成され、拡散による金属間 化合物の生成を防止、接着強度の向上、並びに良好な電 10 気的接触を得るための厚さ0.5~1μmのバリアメタ ル層16とが積層されて形成されている。上記導電層1 4とバリアメタル層16は、単一のマスクを用いた同一 のパターンによるエッチング工程でパターニングされ、 一体構造をなしている。 I / O パッド12とハンダバン プ17は、上記配線21を介して1対1で結線されてい る。この配線21及び上記パッシベーション膜13上に は、厚さが数μm~20μmの絶縁膜15が形成されて いる。この絶縁膜15の材料としては、例えばシリコン 酸化膜、シリコン窒化膜、あるいはポリイミド膜等があ 20 げられる。上記絶縁膜15は上記パッシベーション膜1 3の開孔部13Aと異なる位置に開口部15Aを有し、 この開口部15A内に露出したバリアメタル層16に接 して直径が50~100μm程度のハンダバンプ17が 形成されている。このハンダバンプ17の平面的な位置 は、絶縁膜15の開口部15Aによって規定される。

【0020】このような構成によれば、元来の集積回路 チップ11のI/Oパッド12とは別の位置に、フリッ プチップ接続のためのI/Oパッド(ハンダバンプ1 7)を再配置して設けるので、ハンダバンプ17間のピ 30 ッチを大きくして隣接するバンプ17のショートを防止 することができる。また、配線基板側のパッドのピッチ が広くても済み、且つ高い精度も要求されないので配線 基板を低コスト化できる。更に、ハンダバンプ17は、 ハンダボール位置規定金属層やバリアメタル層16によって位置を規定する代わりに、絶縁膜15に形成した開 口部15Aによって位置を規定するので、高精度な位置 合わせが可能である。

【0021】なお、上記第1の実施の形態では、バリアメタル層16が1層の場合を例に取って説明したが、図4に示すように、Cr、Cu、Ni及びTiの少なくともいずれか1つの材料を含む金属層16-1に、プラチナ(Pt)、Au及びパラジウム(Pd)の少なくともいずれか1つの材料を含む金属層16-2を積層した2層構造のバリアメタル層であっても同様な作用効果が得られる。更に、上記材料を組み合わせた3層以上の構造のバリアメタル層であっても良い。

【0022】また、図5に示すように、バリアメタル層 16に代えてハンダボール位置規定金属層(BLM)2 3を設けても良い。上記ハンダボール位置規定金属層2 3としては、ハンダ濡れ性が高い金属、例えばAuやPd等が好適である。

8

【0023】図6は、この発明の第2の実施の形態に係るフリップチップ接続型の半導体集積回路装置について説明するためのもので、金属パッド部、引き出し配線部及びI/Oパッド部を示している。図3に示した半導体集積回路装置との相違は、ハンダバンプ17の代わりにフリップチップ接続用I/Oパッドとして電解メッキで形成した厚さ10~20 μ mの金属パッド18を設けている点である。上記金属パッド18としてはAu、Ni及びCu等が採用できる。

【0024】このように、ハンダバンプ17に代えて金属パッド18を設けても上記第1の実施の形態と同様な作用効果が得られるのは勿論である。なお、ハンダバンプ17に代えて金属パッド18を設ける場合にも、図7に示すようにバリアメタル層を2層の金属層16-1,16-2で形成しても良く(3層以上でも良い)、図8に示すようにバリアメタル層に代えて金属パッド位置規定金属層23~を設けても良いのはもちろんである。

【0025】図9(a)ないし(c)はそれぞれ、上記図3及び図6に示したフリップチップ接続型の半導体集積回路装置の製造工程を順次示している。まず、集積回路チップ11中に周知の製造工程により各種の半導体素子や回路(図示せず)を形成した後、この集積回路チップ11上にI/Oパッド12を形成する。次に、集積回路チップ11上及びI/Oパッド12上にCVD法等によりパッシベーション膜13を形成し、このパッシベーション膜13の上記I/Oパッド12上に対応する部分を選択的にウェットエッチングして開口部13Aを形成することによりI/Oパッド12上及びパッシベーション膜13上に、導電層14とバリアメタル層16を順次積層形成する(図9(a))。

【0026】その後、上記バリアメタル層16上にフォトレジスト19を塗布し、露光及び現像を行ってフォトレジスト19のパターンを形成する。このフォトレジスト19をマスクにしてバリアメタル層16と導電層14をエッチングすることにより、集積回路チップ11のI/Oパッド12とハンダバンプ17とを1対1で結線接40 続するための配線21を形成する(図9(b))。

【0027】次に、上記フォトレジスト19を除去し、配線21上及びパッシベーション膜13上の全面に例えばCVD法を用いて絶縁膜15を形成する。そして、フリップチップ接続用 I / Oパッドを再配置して設けるために、絶縁膜15上にフォトレジスト20を塗布し、露光及び現像を行ってフォトレジスト20のパターンを形成する。このフォトレジスト20をマスクとして上記絶級膜15をウェットエッチングすることによって、上記パッシベーション膜13に形成した開口部13Aとは別の位置に開口部15Aを形成し、バリアメタル層16の

表面を露出させる(図9(c))。

【0028】そして、上記フォトレジスト20を除去した後、バリアメタル層16の露出面上に、電解メッキとリフロー、あるいはハンダボール転写法やスクリーン印刷法等の手法でハンダバンプ17を形成すると図3に示したような報査が形成できる。

【0029】一方、バリアメタル尼16の露出面上に、 電解メッキでフリップチップ接続用I/Oパッドとして の金属パッド18を形成すると図6に示したような构造 が得られる。

【0030】上記のような製造方法では、バリアメタル 图16と導電配14を単一のマスクを用いて同一のパタ ーンによるエッチング工程でパターニングできるので、 図17に示した桁成を製造する場合に比してPEP工程 が3回から2回に削減でき、低コスト化できる。しか も、バリアメタル配16のエッチングの際にはハンダバ ンプ17あるいは金属パッド18は形成されていないの で、ハンダバンプ17や金属パッド18がエッチングさ れて腐食したり、ハンダバンプ17下または金属パッド 18下のバリアメタル配16がサイドエッチングされて 接続の信頼性が低下することもない。

【0031】なお、図4または図7に示した拵造を形成する場合には、上記図9(a)に示した工程において、第1層目のバリアメタル層16-1を形成した後、このバリアメタル層16-1上に第2層目のバリアメタル層を積層形成すれば良い。以降の工程は図9(b),

- (c) と実質的に同様である。そして、図9 (c) の工程の後にハンダバンブ17を形成すれば図4に示した枠造が得られ、金属パッド18を形成すれば図7に示した枠造となる。また、図5または図8に示した枠造を形成する場合には、上記図9 (a) に示した工程において、バリアメタル配16に代えてハンダボール位置規定金属 圏(BLM) 23または金属パッド位置規定金属 圏23~を形成すれば良い。以降の製造工程は図9 (b),
- (c) と同様である。そして、図9 (c) の工程の後に ハンダバンプ17を形成すれば図5に示した构造が得られ、金属パッド18を形成すれば図8に示した构造となる

【0032】図10は、この発明の第3の実施の形態に係るフリップチップ接続型の半導体集積回路装置につい 40 て説明するためのもので、ハンダバンプ部、引き出し配線部及びI/Oパッド部を示している。 袋積回路チップ 11上にはI/Oパッド12が形成されている。上記集積回路チップ11上及び上記I/Oパッド12上には、I/Oパッド12上に対応する部分に開口部13Aを有するパッシベーション膜13が形成されている。上記I/Oパッド12及びパッシベーション膜13上には、引き出し用の配線部21´が形成されている。この配線部21´は、導電門14、バリアメタル門16及び絶縁膜15の順に積層形成されており、これら導電層14、バ 50

リアメタル 届16及び 絶縁 膜15は 単一のマスクで同一のパターンにパターニングされて一体 構造をなしている。 集積回路チップ 11の I/Oパッド 12とハンダバンプ 17とは、上記配線 部 21 ~によって 1対 1で 結線接続されている。

10

【0033】このような构成であっても上記第1,第2の実施の形態と実質的に同じ作用効果が得られる。また、図4に示したようにバリアメタル層を2層以上の枠造にしたり、図5に示したようにバリアメタル層に代えてハンダボール位置規定金属層(BLM)23を設けても良い。

【0034】図11は、この発明の第4の実施の形態に 係るフリップチップ接続型の半導体集積回路装置につい て説明するためのもので、金属パッド部、引き出し配線 部及び I / Oパッド部を示している。この第4の実施の 形態は、上記第3の実施の形態におけるハンダバンプ1 7に代えて、金属パッド18を設けたものである。他の 构成は図10に示した第3の実施の形態と同様である。 よって、このような構成であっても上記第1ないし第3 の実施の形態と実質的に同じ作用効果が得られる。ま た、図7に示したようにバリアメタル層を2層以上の樹 造にしたり、図8に示したようにバリアメタル層に代え て金属パッド位置規定金属層23~を設けても良い。 【0035】図12 (a) ないし (d) はそれぞれ、上 記図11に示したフリップチップ接続型の半導体集積回 路装置の製造方法について説明するためのもので、製造 工程を順次示している。まず、集積回路チップ11中に 周知の製造工程により各種の半導体素子や回路(図示せ ず) を形成した後、この集積回路チップ11上にI/O パッド12を形成する。上記集積回路チップ11及び1 **/Oパッド12上にCVD法等によりパッシベーション** 膜13を形成し、I/Oパッド12上に対応する部分に 開口部13Aを形成する。次に、上記I/Oパッド12 及びパッシベーション膜13上に、導電層14、バリア メタル暦16、及び絶縁膜15を順次積層形成する(図

【0036】フリップチップ接続用のI/Oパッドを再配置して設けるために、PEPによりフォトレジスト20をマスクとして上記絶縁膜15をエッチングし、上記パッシベーション膜13に形成した開口部13Aと異なる位置に、フリップチップ接続用の金瓜パッドの位置を規定するための開口部15Aを形成する(図12(b))。【0037】その後、上記フォトレジスト20を除去し、電解メッキで金瓜パッド18を形成する(図12(c))。この際、導電局14とバリアメタル局16が集積回路チップ11上の全面に形成され、電解メッキ用の電極に導電局14とバリアメタル局16の積層相違を使用することができる。

12 (a)).

【0038】引き続き、PEPによるフォトレジスト2 2のパターン形成とこのフォトレジスト22をマスクと したエッチングによって、集積回路チップ11の1/0 パッド12と金属パッド18とを1対1で結線接続する ための配線部21 を形成する(図12(d))。そし て、上記フォトレジスト22を除去することで図11に 示した構造を得る。

【0039】なお、図12(c)に示した工程におい て、フリップチップ接続用の金属パッド18の代わりに ル転写、あるいはスクリーン印刷法等の手法で形成すれ ば図10に示した構造が形成できる。

【0040】このような製造方法によれば、PEP工程 が従来の3回から2回に削減できるため、従来の製造方 法よりも工程が短くて済み、低コスト化が可能となる。 また、バリアメタル層16のエッチングの際に、ハンダ バンプ17あるいは金属パッド18がエッチングされて 腐食したり、ハンダバンプ17下あるいは金属パッド1 8下のバリアメタル層16がサイドエッチングされて信 頼性が低下することもない。 更に、ハンダバンプ17 は、従来のようなハンダボール位置規定金属層やバリア メタル層によって位置を規定する代わりに、絶縁膜15 に形成した開口部15Aによって位置を規定するので高 精度な位置合わせが可能である。

【0041】なお、図10に示した構成において、図4 と同様にバリアメタル層を2層以上の構造で形成しても 良く、図5のようにバリアメタル層に代えてハンダボー ル位置規定金属層23を設けても良いのはもちろんであ る。同様に、図11に示した構成において、図7と同様 にバリアメタル層を2層以上の構造で形成しても良く、 図8のようにバリアメタル層に代えて金属パッド位置規 定金属層23~を設けても良い。

【0042】図13ないし図16はそれぞれ、この発明 の第5の実施の形態に係るフリップチップ接続型の半導 体集積回路装置について説明するためのものである。図 13は、上記図3におけるバリアメタル層16上に、ハ ンダバンプ17中のα粒子やα線が集積回路チップ11 中の半導体素子に到達するのを遮断するためのバリアメ タル層24を設けたものである。図14は、上記図10 におけるバリアメタル層16上に、ハンダバンプ17中 40 のα粒子やα線が集積回路チップ11中の半導体素子に 到達するのを遮断するためのバリアメタル層24を設け たものである。図15は、上記図13におけるバリアメ タル層24を導電層14とバリアメタル層16との間に 介在させたものである。同様に図16は、上記図14に おけるバリアメタル層24を導電層14とバリアメタル 層16との間に介在させたものである。

【0043】上記バリアメタル層24としては、重金 属、例えばAuやPt等が好適である。このような構成 によれば、バリアメタル層24によってハンダバンプ1 50 で、製造工程を順次示す断面図。

12

7中のα粒子やα線が集積回路チップ11中の半導体素 子に到達するのを阻止できるので、この配線層21ある いは21´下の集積回路チップ11中に α 線や α 粒子の 影響を受け易い回路、例えばDRAMのメモリセル部、 及びフローティング状態のノードを有するロジック回路 等のダイナミック型の回路を設けることで、ハンダバン プ17によるα線やα粒子の影響を抑制できる。

【0044】なお、図13及び図14に示した構造と図 15及び図16に示した構造のいずれを選択するかは、 ハンダバンプ17を電解メッキとリフロー、ハンダボー 10 バリアメタル層16と24の材料、これらの材料のハン ダ濡れ性、ハンダバンプとの接着強度及び電気的な接触 特性等を考慮して選択すれば良い。

[0045]

【発明の効果】以上説明したように、この発明によれ ば、ベアチップと配線基板とのフリップチップ接続を低 コストで実現でき、且つチップと配線基板との接続不良 を防止できるフリップチップ接続型の半導体集積回路装 置及びその製造方法が得られる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係るフリップチ ップ接続型の半導体集積回路装置について説明するため のもので、集積回路チップにおけるハンダバンプ形成面 側の平面図。

【図2】図1における一つのハンダバンプ部、引き出し 配線部及びI/Oパッド部に着目し拡大して示す平面

【図3】図2の4-4線に沿った断面図。

【図4】図2の4-4線に沿った他の構成例を示す断面

【図5】図2の4-4線に沿った更に他の構成例を示す 30 断面図。

【図6】この発明の第2の実施の形態に係るフリップチ ップ接続型の半導体集積回路装置について説明するため のもので、金属パッド部、引き出し配線部及びI/Oパ ッド部の断面図。

【図7】図6の他の構成例を示す断面図。

【図8】図6の更に他の構成例を示す断面図。

【図9】図3及び図6に示したフリップチップ接続型の 半導体集積回路装置の製造工程を順次示す断面図。

【図10】この発明の第3の実施の形態に係るフリップ チップ接続型の半導体集積回路装置について説明するた めのもので、ハンダバンプ部、引き出し配線部及びI/ Oパッド部を示す断面図。

【図11】この発明の第4の実施の形態に係るフリップ チップ接続型の半導体集積回路装置について説明するた めのもので、金属パッド部、引き出し配線部及びI/O パッド部を示す断面図。

【図12】図11に示したフリップチップ接続型の半導 体集積回路装置の製造方法について説明するためのもの 13

【図13】この発明の第5の実施の形態に係るフリップ チップ接続型の半導体集積回路装置について説明するた めのもので、ハンダバンプ部、引き出し配線部及びI/ Oパッド部の構成例を示す断面図。

【図14】この発明の第5の実施の形態に係るフリップ チップ接続型の半導体集積回路装置について説明するた めのもので、ハンダバンプ部、引き出し配線部及びI/ Oパッド部の他の構成例を示す断面図。

【図15】この発明の第5の実施の形態に係るフリップ めのもので、ハンダバンプ部、引き出し配線部及びI/ Oパッド部の更に他の構成例を示す断面図。


【図16】この発明の第5の実施の形態に係るフリップ チップ接続型の半導体集積回路装置について説明するた めのもので、ハンダバンプ部、引き出し配線部及びI/

Oパッド部の別の構成例を示す断面図。


【図17】従来のフリップチップ接続型の半導体集積回 路装置及びその製造方法について説明するためのもの で、I/Oパッド近傍の構造を抽出して示す断面図。 【符号の説明】

11…集積回路チップ、12… I / Oパッド、13…パ ッシベーション膜(第1の絶縁膜)、13A…第1の開 口部、14…導電層、15…絶縁膜(第2の絶縁膜)、 15A…第2の開口部、16…バリアメタル層、16-チップ接続型の半導体集積回路装置について説明するた 10 1, 16-2 … 金属層、17 … ハンダバンプ、18 … 金 属パッド、19,20,22…フォトレジスト、21… 配線、21~…配線部、23…ハンダボール位置規定金 **属層、23~…金属パッド位置規定金属層、24…バリ** アメタル層。


【図1】




【図6】




【図2】




【図3】




【図4】




[図5]







【図14】




【図15】



【図16】



【図17】



フロントページの続き

(72) 発明者 田沢 浩

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 土井 一英 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72) 発明者 平野 尚彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 田窪 知章

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 細美 英一

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 柴崎 康司

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内